ï»?!DOCTYPE html>
ä¸Õd¤„ç†å™¨çš„选型和ARM处ç†å™¨çš„功能ç‰ÒŽ€§ï¼Œå¯ä»¥çœ‹åˆ°ARM处ç†å™¨å…·æœ‰å¼ºå¤§çš„事务处ç†èƒ½åŠ›åQŒä½†æ˜¯ARM处ç†å™¨ä¹Ÿæœ‰ä¸‘³ä¹‹å¤„,例如åQŒæ•°æ®å¤„ç†é€Ÿåº¦æœ‰é™åQŒå®šæ—¶ä¸å‡†ç¡®åQŒå®žçŽ°æ—¶åºå›°éš‘Ö’Œäº‹äšg处ç†ä¸åŠæ—¶ç‰åQŒè¿™ž®±éœ€è¦é€šè¿‡é€‰æ‹©åˆé€‚的辅助处ç†å™¨æ¥å¼¥è¡¥ã€?
å¯ç¼–½E‹é€»è¾‘器äšg(Programmable Logic Device)å…ähœ‰æ•°æ®å¤„ç†é€Ÿåº¦å¿«ã€TO资æºä¸°å¯Œã€å®šæ—¶ç²¾¼‹®ã€å®žçŽ°æ—¶åºç®€å•ç‰ä¼˜ç‚¹åQŒåˆšå¥½å¯ä»¥å×I补了ARM处ç†å™¨çš„ä¸èƒöä¹‹å¤„ã€‚å› æ¤ï¼Œè¾…助处ç†å™¨çš„选型问题ž®±å˜ä¸ºå¯¾~–程逻辑器äšg的选型。目å‰ï¼Œå¸¸ç”¨çš„対~–程逻辑器äšgæœ‰å¤æ‚対~–程逻辑器äšgCPLD( Complex Programmable Logic Device )和现场対~–程门阵列FPGA(Field Programmable Gate Array)。由于CPLDå’ŒFPGA¾l“构上的ä¸åŒåQŒä‹É得它们除了具有共åŒç‚¹åQŒè¿˜å˜åœ¨å„自的特ç‚?
(1) FPGA的集æˆåº¦é«˜äºŽCPLD;
(2)FPGA更适åˆäºŽæ—¶åºé€»è¾‘的设计,å›_Œ…å«å¤šè§¦å‘器的设计åQŒè€ŒCPLD更适åˆäºŽç®—法和¾l„åˆé€»è¾‘的设计,匙§¦å‘器有é™è€Œä¹˜¿U¯é¡¹å¤šçš„设计;
(3)在编½E‹ä¸ŠåQŒFPGAå…ähœ‰æ›´å¤§çš„絋zÀL€§ã€‚å› ä¸ºCPLDè¦é€šè¿‡ä¿®æ”¹å…ähœ‰å›ºå®šå†…连电èµ\的逻辑功能æ¥å®žçŽ°ç¼–½E‹ï¼Œè€ŒFPGA主è¦é€šè¿‡æ”¹å˜å†…部的布¾U¿æ¥å®žçް¾~–程;
(4) CPLD çš„é€Ÿåº¦è¦æ¯”FPGA 快,而且CPLDå…ähœ‰æ—‰™—´å¯é¢„‹¹‹æ€§è€ŒFGPA没有;
(5)一般,FPGA æ¯?CPLD的功耗è¦ä½Žï¼Œè€Œä¸”éšç€é›†æˆåº¦æé«˜è€Œæ›´åŠ æ˜Žæ˜?
(6) CPLD采用EPROM或FLASH 工艺åQŒç³»¾lŸæŽ‰ç”µåŽåQŒä¿¡æ¯ä¸ä¸¢å¤±:而FPGA的编½E‹å•元是åŸÞZºŽSRAM¾l“构形æˆçš„,¾pÈ»ŸæŽ‰ç”µåŽï¼Œä¿¡æ¯ä¸¢å¤±åQŒéœ€è¦å¢žåŠ å˜å‚¨å™¨èŠ¯ç‰‡ã€?
通过分æžä»¥ä¸Šå‡ 点 CPLD与FPGA çš„å·®å¼‚æ€§å’Œä¾æ®æŽ§åˆ¶å™¨çš„功能需è¦ï¼Œæœ¬æ¬¡è®¾è®¡ä¸é€‰ç”¨çŽ°åœºå¯ç¼–½E‹é—¨é˜µåˆ—FPGAä½œäØ“è¾…åŠ©å¤„ç†å™¨èŠ¯ç‰‡ã€‚FPGAå› å…¶å…ähœ‰ä½“积ž®ã€é›†æˆåº¦é«˜ã€çµ‹zÀL€§é«˜½{‰ä¼˜ç‚¹è€Œè¢«òq¿æ³›åº”ç”¨äºŽå¤æ‚æ•°å—ç³»¾lŸä¸ã€‚具体ä‹É用哪¿Uåž‹åïLš„FPGA芯片对系¾lŸçš„æ€§èƒ½ä¹Ÿæ˜¯é‡è¦çš„,如果FPGA选型ä¸åˆé€‚,在厾l的设计ä¸ä¼šå‡ºçŽ°å¾ˆå¤šé—®é¢˜åQŒä‹Éè®?
è®¡å¤æ‚化åQŒç”šè‡›_¤±è´?而æ°å½“的选型ä¸ä½†å¯ä»¥é¿å…设计ä¸çš„-äº›å¤æ‚问题,使设计简å•,而且˜q˜ä¼šæé«˜¾pÈ»Ÿçš„å¯é 性,廉™•¿äº§å“的生命周期,使äñ”å“获得高性ähæ¯”ã€‚å› æ¤ï¼Œåœ¨é€‰æ‹©FPGA器äšgæ—‰™œ€è¦è€ƒè™‘的主è¦å› ç´ æœ‰ä»¥ä¸‹å‡ ç‚¹.